一、 歷史：

 

真空管的發明開創了電子工業。這些裝置將控制真空中電子的流動。但是，在第二次世界大戰之后，人們發現由于大量的分立元件，這些器件的復雜性和功耗都在顯著增加。結果，這些設備的性能會持續下降。其中一個例子是波音B-29，在戰爭期間，它將由300-1000個真空管組成。每增加一個部件都會降低可靠性并增加故障排除時間。

 

1947年，貝爾實驗室的約翰·巴登、威廉·肖克利和沃特·布拉坦公布了第一臺工作正常的點接觸鍺晶體管，這是一項重大突破。1950年，肖克利發明了第一個雙極結晶體管（BJT）。與真空管相比，晶體管更可靠、更省電、體積更小。晶體管是一個三端器件，可以看作是一個電控開關。其中一個終端充當控制終端。理想情況下，如果電流被施加到控制終端上，則該設備將充當兩個終端之間的閉合開關，而這兩個終端則表現為一個開路開關。1958年，德克薩斯儀器公司的杰克·基爾比制造了第一個集成電路，由兩個雙極晶體管連接在一塊硅上，由此開創了“硅時代”。早期的集成電路使用雙極結晶體管。BJT的一個缺點是由于較大的靜態功耗。這意味著即使在電路沒有開的情況下，電能也會被消耗掉。這限制了可以集成到單個硅芯片中的晶體管的最大數量。

 

1963年，Fairchild的frankwanlass和C.T.Sah公布了第一個邏輯門，其中n溝道和p溝道晶體管被用在互補對稱電路結構中。這就是今天所說的CMOS。它的靜態功耗幾乎為零。

 

早期的集成電路使用NMOS技術，因為NMOS工藝相當簡單，成本較低，而且與CMOS技術相比，可以將更多的器件封裝到單個芯片中。第一個微處理器是由英特爾公司在1971年宣布的。

 

由于NMOS晶體管的靜態功耗要比CMOS大得多，上世紀80年代，成千上萬的晶體管被集成到一個芯片上，集成電路的功耗成為一個嚴重的問題。由于低功耗、性能可靠、速度快等特點，CMOS技術將在幾乎所有的數字應用中采用并取代NMOS和雙極技術。

 

在接下來的幾年里，隨著芯片封裝密度和微電子產品的性能成本比的進一步提高，CMOS的規模化和工藝技術的改進使電路速度不斷提高。

 

在這里，我們討論體硅CMOS技術，縮放的必要性和重要性，他們的各種影響和相關的解決方案。我們還討論了晶體管材料和任何先進技術節點中使用的新材料的物理縮放限制。如今，由于在32nm以下的技術節點遇到了各種限制，業界正在從使用規劃器晶體管技術開始。我們討論了新的器件結構：SOI和FinFET取代了planner體晶體管。

 

二 MOSFET器件概述：

 

在這里，我們首先討論CMOS核心單元MOSFET或簡單MOS的基本結構、工作原理和重要術語。第一個成功的MOS晶體管將使用金屬作為柵極材料，SiO2（氧化物）用作絕緣體，半導體用作襯底。因此，這種器件被命名為MOS晶體管。場效應晶體管（FET）這個名字是指當一個電場通過柵極氧化物時，由晶體管打開和關閉柵極。

 

MOS結構：

 

根據導電溝道的類型，可以看出兩種MOS結構：n溝道MOS和p溝道MOS。在這里，我們將只概述NMOS晶體管，因為這兩個晶體管本質上是互補的。

 

MOS晶體管是一種具有終端漏極、源極、柵極和襯底的四端器件。圖1顯示了NMOS的三維結構。NMOS晶體管形成在p型硅襯底（也稱為主體）上。在裝置的頂部中心部分，形成一個低阻電極，該電極通過絕緣體與主體分離。通常采用n型或p型重摻雜的多晶硅作為柵極材料。在這里，二氧化硅（二氧化硅或簡單的氧化物）被用作絕緣體。通過將施主雜質注入襯底的兩側，形成源和漏。在圖1中，這些區域用n+表示，表示施主雜質的重摻雜。這種重摻雜導致這些區域的低電阻率。

 

如果兩個n+區在不同的電位下偏壓，低電位的n+區將作為源區，而另一個區將作為漏區。因此，漏極和源極可以根據施加在它們上的電位互換。源極和漏極之間的區域被稱為寬度為W，長度為L的溝道，它在決定MOS晶體管的特性方面起著重要的作用。

 

 

MOS工作原理：

 

對于MOS晶體管，柵極電壓決定漏極和源極之間的電流是否會流動。讓我們進一步看。當一個足夠正的Vgs電壓施加到nmo的柵極上時，正電荷被放置在柵極上，如圖3所示。這些正電荷將排斥p型襯底的多數載流子，即襯底上的空穴，留下負電荷受體離子，形成耗盡區。如果我們進一步增加Vgs，在某個電位水平上，它甚至會使表面吸引電子。因此，大量的電子被吸引到表面。這種情況被稱為反型，因為p型襯底的表面通常有大量的空穴，而溝道中有大量的電子。

 

漏極到襯底和源極到襯底保持反向偏壓。在圖2中，源到體保持零偏差。由于漏極電位比源極電位更為正，因此與源側相比，漏體間的反向偏壓更大，導致漏極區下的耗盡層更深。

 

當正電位通過漏極施加到源極時，電子從源極流過導電通道，并從漏極形成電流流出。因此，正電流Id從漏極流向源。

 

圖2 NMOS晶體管的反型層

 

 

推薦閱讀：