一 前言

 

針對(duì)已完成布線的PCB，設(shè)計(jì)者一方面需要對(duì)已完成的關(guān)鍵網(wǎng)絡(luò)進(jìn)行仿真驗(yàn)證，查看實(shí)際布局布線是否滿足設(shè)計(jì)要求；另一方面需要對(duì)不滿足要求的結(jié)構(gòu)進(jìn)行優(yōu)化，然后對(duì)改動(dòng)后的PCB再次進(jìn)行仿真驗(yàn)證，確認(rèn)改動(dòng)對(duì)高速信號(hào)帶來的影響。芯禾科技Hermes SI可以快速實(shí)現(xiàn)后仿真中對(duì)關(guān)鍵網(wǎng)絡(luò)信號(hào)進(jìn)行仿真驗(yàn)證的工作，ViaExpert可以便捷地實(shí)現(xiàn)對(duì)阻抗不連續(xù)處進(jìn)行快速優(yōu)化，比如過孔、電容焊盤、金手指區(qū)域等,TmlExpert可以便捷地對(duì)傳輸線進(jìn)行建模優(yōu)化，比如帶狀線、微帶線及波導(dǎo)結(jié)構(gòu)等,SnpExpert可以便捷地查看S參數(shù)及TDR曲線。

 

二 設(shè)置堆疊及材料信息

 

依據(jù)板廠提供的疊構(gòu)及材料信息在芯禾科技高速仿真工具中設(shè)置堆疊，或者在Cadence Allegro里將堆疊設(shè)置正確后，通過Hermes與ViaExpert導(dǎo)入Layout文件后，直接解析獲取堆疊信息。在芯禾科技高速仿真工具中，已支持介質(zhì)的單頻點(diǎn)與多頻點(diǎn)頻變模型。本文仿真使用的Djordjecvic-Sarkar模型，根據(jù)板廠提供的@1GHz的Dk與Df信息設(shè)置仿真參數(shù)。Layout工程師已按照板廠建議的差分線100ohm阻抗要求的線寬與間距布線。下面通過導(dǎo)入Layout文件進(jìn)行仿真驗(yàn)證當(dāng)前設(shè)計(jì)是否滿足阻抗要求，若不滿足，則需進(jìn)一步優(yōu)化。

 

圖1 設(shè)置堆疊與材料信息

 

三 仿真驗(yàn)證關(guān)鍵網(wǎng)絡(luò)的阻抗

 

由于當(dāng)前Layout設(shè)計(jì)中的關(guān)鍵網(wǎng)絡(luò)布局一致性較好，可以取具有代表性的網(wǎng)絡(luò)進(jìn)行仿真驗(yàn)證。考慮到最壞情況下的結(jié)果，選擇了走線最長(zhǎng)、結(jié)構(gòu)較復(fù)雜的網(wǎng)絡(luò)。由Hermes SI提取關(guān)鍵網(wǎng)絡(luò)的整個(gè)通道的S參數(shù)，掃頻到20GHz，然后通過SnpExpert查看此通道的TDR特性。

 

圖2是截取的差分對(duì)1的模型及TDR結(jié)果，此模型是內(nèi)層走線，兩端是金手指。從TDR曲線可以看出，m1=95.6Ohm與m2=96.6Ohm是對(duì)應(yīng)左右兩端金手指處的阻抗，m3=96Ohm是對(duì)應(yīng)內(nèi)層走線的阻抗。由此可知，此差分對(duì)中，金手指及內(nèi)層走線阻抗在合理范圍，暫不優(yōu)化。

 

圖2差分對(duì)1的模型及TDR結(jié)果

 

圖3是截取的差分對(duì)2的模型及TDR結(jié)果，此模型是表層走線，兩端是金手指。由于表層走線較短，且僅掃頻到20GHz，從TDR曲線僅可以看出，最低點(diǎn)是m1=92.9Ohm，但無法嚴(yán)格區(qū)分出左右金手指與走線的阻抗。考慮到此處金手指模型跟差分對(duì)1處的是一致的，其阻抗不會(huì)掉落那么嚴(yán)重，又通過ViaExpert單獨(dú)仿真金手指處的阻抗，如圖4所示，m1=96.9Ohm。因此造成阻抗掉落的原因極大的可能是走線的阻抗與金手指處阻抗不匹配造成的反射，所以需要對(duì)表層走線阻抗做進(jìn)一步檢查與優(yōu)化。

 

圖3 差分對(duì)2的模型及TDR結(jié)果

 

圖4 金手指處FootPrint、3D模型及TDR結(jié)果

 

四 優(yōu)化不連續(xù)結(jié)構(gòu)的阻抗

 

4.1優(yōu)化表層走線阻抗

 

檢查當(dāng)前Layout文件發(fā)現(xiàn)，表層走線阻抗與板廠聲稱100Ohm阻抗偏差較大的原因是板廠計(jì)算阻抗時(shí)使用的是微帶線的結(jié)構(gòu)，而當(dāng)前Layout實(shí)際走線是GCPW（Grounded Coplanar Waveguide），所以需要根據(jù)當(dāng)前表層實(shí)際走線重新建模優(yōu)化。TmlExpert提供了GCPW的模板，根據(jù)當(dāng)前Layout的參數(shù)在不改變過孔布局的前提下，微調(diào)線寬、間距及信號(hào)對(duì)地間距進(jìn)行優(yōu)化，最終得到滿足阻抗要求的設(shè)置，如圖5所示。

 

圖5 GCPW模板、3D模型及結(jié)果對(duì)比

 

4.2優(yōu)化電容處的阻抗

 

由于當(dāng)前Layout布局已定，需采取微調(diào)的措施，所以嘗試通過挖空相鄰層或者是擴(kuò)大挖空區(qū)域改變回流路徑方式進(jìn)行優(yōu)化。ViaExpert可以導(dǎo)入Layout文件，截取模型后，在2D界面添加Keepout方式快速挖空相鄰層或是改變挖空區(qū)域。

 

在ViaExpert中，對(duì)于電容模型，軟件支持在2D界面添加集總的RLC參數(shù)。圖6是電容處FootPrint、3D模型及結(jié)果對(duì)比。TDR結(jié)果對(duì)比中，紅色是原始挖空區(qū)域的結(jié)果，綠色是多挖空一層相鄰層的結(jié)果，由此可看出，通過多挖空一層相鄰層就可以改善阻抗，使其達(dá)到目標(biāo)阻抗100Ohm的要求。

 

圖6 電容處FootPrint、3D模型及TDR結(jié)果對(duì)比

 

五 總結(jié)

 

本文使用芯禾科技高速仿真工具完成了后仿真中對(duì)PCB無源鏈路的S參數(shù)提取及阻抗驗(yàn)證，并對(duì)鏈路中阻抗不連續(xù)的處的走線及電容進(jìn)行了優(yōu)化。后續(xù)需對(duì)改動(dòng)后的PCB做進(jìn)一步的驗(yàn)證，確認(rèn)改動(dòng)對(duì)阻抗帶來的影響。

 

本文轉(zhuǎn)載自芯禾科技。

 

 

推薦閱讀：