【導讀】5G時代萬物互聯(lián)，云計算的快速發(fā)展令人驚嘆。大型互聯(lián)網公司、云計算服務提供商和通信服務提供商對服務器的計算性能和數據處理速度有了更高的要求。傳統(tǒng)CPU已不能滿足當今的數據處理要求。
以GPU為核心的硬件加速卡仍遙遙無期，就目前而言，因其可配置性、靈活性、較短的開發(fā)周期、高并行計算速度和低延遲，以FPGA為核心的加速卡優(yōu)勢顯而易見。
未來，基于PCIe接口和FPGA的熱插拔加速卡市場將出現驚人的增長。對當今的硬件來說，加速器仍可以證明其價值。
新挑戰(zhàn)
這種爆炸性增長的背后是技術的不斷發(fā)展。無論是提高計算速度還是增強處理器功能，電源設計都面臨不小的挑戰(zhàn)（見圖1）。
圖1：加速卡的發(fā)展趨勢
隨著數據處理的帶寬和要求越來越高，處理器需要的電流和功率也越來越多。加速卡的計算密度和浮點速度要求也變得越來越難以滿足工業(yè)需求。
加速卡插槽通常都符合PCIe標準，因此電路板尺寸是固定的。但處理器的尺寸因不斷增長的計算要求而增加，為電源留出的空間不斷壓縮。
在新的挑戰(zhàn)之下，電源模塊以其高集成度、小尺寸和高功率密度的優(yōu)勢脫穎而出，完全滿足了加速卡的電源要求。
新需求
在加速卡提出新挑戰(zhàn)的同時，FPGA電源要求也越來越復雜。這些新的電源要求如下所述（如圖2所示）：
1.輸出電壓偏移：電壓軌的輸出電壓偏差必須小于±3％，而且設計中應留有足夠的余量。要求優(yōu)化控制環(huán)路以增加帶寬并確保其穩(wěn)定性，同時謹慎選擇并設計去耦電容。
2.單調啟動：所有電壓軌的啟動必須單調上升，而且應避免輸出電壓回到其起始值。
3.輸出電壓紋波：在穩(wěn)態(tài)操作中，所有電壓軌（模擬電壓軌除外）的輸出電壓紋波必須至少為10mV。
4.時序：在啟動和關斷期間，FPGA必須滿足特定的時序要求。
圖2：FPGA電源設計要求
為了應對新的電源挑戰(zhàn)與要求，MPS的高級應用工程師們專門針對PCIe接口和FPGA可插拔加速卡做了技術直播，介紹了MPS的幾種主要電源模塊產品：
● MPM3695-100：提供異相工作模式的100A電源模塊
● MPM82504：第一款具有可并聯(lián)輸出的4通道25A電源模塊
● MPM54304：具有內置啟動時序配置的4通道3A電源模塊
直播中還介紹了MPS特有的雙輸入電源解決方案，該方案可以滿足大功率加速卡的雙輸入（PCIe電源+輔助電源）需求（見圖3）。
圖3：雙輸入電源解決方案
借助MPS專有的多相恒定導通時間（MCOT）技術，該解決方案可以確保在雙輸入環(huán)境中共享電源模塊的電流，并且在單PCIe電源和雙輸入情況下均可正常工作。
免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請聯(lián)系小編進行處理。
推薦閱讀：
