中心議題：

• 減少時鐘、數據總線峰值EMI解決方案

解決方案：

• 使用SSFTG進行頻率選擇
• 與擴展頻譜定時信號對比分辨
• 對減弱的波形進行調制

在系統中，EMI不僅在各類時鐘線路中發生減弱，還在所有與時鐘同步的信號中減弱。而且，使用此技術的好處也隨著系統中地址和數據總線數量的增加而不斷增加。 W181系列的主要特點有：在輸出端產生最優的經減弱的EMI時鐘信號；輸出頻率選擇；可向下擴展-1.25%或-3.75%的輸入；內部集成了環路濾波器元件；3.3V或5V工作電壓；8引腳SOIC或14引腳TSSOP封裝。 關鍵技術規范有：工作電壓：VDD=3.3V±5%或VDD=5V±10%；頻率范圍：28MHz≤Fin≤75MHz；晶振基準頻率范圍：28MHz≤Fin≤40MHz；周期偏差：300ps（最大）；可選擴展比率：-1.25%或-3.75%；輸出占空比：40/60%（最壞情況）；輸出上升及下降時間：5ns（最大）。
管腳排列與管腳功能

W181-01/02/03有8引腳SOIC封裝及14引腳TSSOP封裝，及其典型應用電路框圖和三種封裝管腳排列如圖1所示。

功能描述

W181采用了頻率鎖相環（PLL）技術來調制輸入時鐘，其結果是得到一個輸出時鐘，它的頻率可緩慢地掃過一個接近于輸入信號的窄帶。基本電路結構如圖2所示。
[page] 輸入基準信號通過分頻器除以Q后輸入到鑒相器中。來自VCO的信號被反饋分頻器除以P后也送到鑒相器中。PLL迫使VCO輸出信號的頻率發生變化直到被分頻后的輸出信號和被分頻的基準信號在鑒相器的輸入端匹配。輸出頻率等于基準頻率的P/Q的比例倍（注意：對于W181，輸出頻率等于輸入頻率）。擴展頻譜頻率時鐘發生的獨特性在于一個調制波形在輸入端經過疊加才進入VCO中，這使得VCO的輸出能緩慢掃過預制頻帶。

使用SSFTG進行頻率選擇

在擴展頻譜時鐘發生中，EMI減弱要依靠整形、調制率和調制波形的頻率。當整形及調制波形的頻率由已定的頻率來確定時，調制的百分比就會有所不同。使用頻率選擇位（FS1及FS2）能設置頻率范圍。擴展率也被設到-1.25%之間。見表2。高擴展率加強了對EMI的減弱，然而，高擴展率卻可能會因為超過系統最大額定頻率或低于平均頻率而使性能受到影響。鑒于上述原因，擴展率多在0.5%--2.5%之間。

擴展頻譜定時信號的發生

使用擴展頻譜定時信號發生的好處如圖3所示。它表示出了一個時鐘諧波EMI的分布。將典型時鐘的EMI與Cypress擴展頻譜頻率定時信號發生的EMI進行比較。請注意典型時鐘中的尖峰信號，該尖峰信號使系統的準峰值EMI測試衰退。經過頻譜擴展后，峰值能量將極大減少（至少8dB），因為能量通過一個更寬的帶寬散發了。

調制波形

對EMI減弱的調制波形的整形是很關鍵的。調制的方案用來實現最大減小EMI，如圖4所示。調制周期在X軸上以周期長度的百分比為單位。Y軸表示不同的頻率值，也是以總擴展頻率的百分比為單位。
----Cypress的頻率選擇表通過兩種方法表示了調制百分比，第一種方法是將擴展頻帶表示成程序控制平均輸出頻率的百分比，關于程序控制平均頻率是對稱。這種方法通常見于在頻率擴展選擇表中使用的公式fcenter±XMOD%。第二種方法是指定最大的工作頻率和擴展頻帶作為其百分比。輸出信號從頻帶的低端掃向最大頻率。此方法的表達式為fmax-XMOD%。不論此表達式用在什么時候，都應確保最大頻率不會超限。在時鐘以最大時鐘速度來驅動器件的應用中，這一點是很重要的。

應用指南

為了在系統應用中發揮最佳性能，應該用如圖5所示的電源去耦方案。
VDO去耦對于減少相位抖動和EMI幅射都是很重要的，0.1μF去耦電容的放置應盡可能地接近VDD，否則布線的寄生電感會消去它的去耦能力。圖5中的10μF去耦電容應是鉭電容。為了更好地實現EMI保護，VDD的接入應穿過一個