中心議題：

• 探究小尺寸集成電路CDM測(cè)試
• 分析測(cè)試小器件時(shí)面臨的問(wèn)題

解決方案：

• 使用場(chǎng)致CDM方法來(lái)測(cè)試極小集成電路
• 將極小器件貼裝在電路板上能夠大幅改善測(cè)試的操作

簡(jiǎn)介

集成電路(IC)的靜電放電(ESD)強(qiáng)固性可藉多種測(cè)試來(lái)區(qū)分。最普遍的測(cè)試類型是人體模型(HBM)和充電器件模型(CDM)。這兩種ESD測(cè)試類型旨在揭示包含基本ESD控制的制造環(huán)境下，電路在ESD應(yīng)力下的存續(xù)情況如何。HBM是應(yīng)用最久的ESD測(cè)試，但工廠ESD控制專家普遍認(rèn)為，在現(xiàn)代高度自動(dòng)化的組裝運(yùn)營(yíng)中，CDM是更重要的ESD測(cè)試。CDM應(yīng)力的大小會(huì)隨著器件的尺寸而變化。有關(guān)CDM的“傳統(tǒng)智慧”更認(rèn)為不需要測(cè)試尺寸極小的集成電路，因?yàn)榉逯惦娏骺?br />
小尺寸集成電路CDM測(cè)試

IC CDM Test for Small Devices Robert Ashton 安森美半導(dǎo)體，Marty Johnson 國(guó)家儀器，Scott Ward 德州儀器速變小直至消失。我們?cè)诖饲暗奈恼轮性赋觯瑯O小器件的峰值電流并不像通常認(rèn)為的那樣快速變小直至消失。高速示波器測(cè)量顯示，即使脈沖寬度變得很窄，極小器件的峰值電流仍令人吃驚地保持高電平。過(guò)去，由于這些大峰值電流被忽略，因?yàn)槭褂昧藞?chǎng)致CDM測(cè)試標(biāo)準(zhǔn)所提倡的1 GHz示波器，而場(chǎng)致CDM測(cè)試 是最普及的CDM測(cè)試形式。

測(cè)試小器件時(shí)面臨的問(wèn)題

觀測(cè)到極小集成電路超出預(yù)料的峰值電流，對(duì)負(fù)責(zé)測(cè)試極小器件(尺寸僅為較小的個(gè)位數(shù)毫米等級(jí))的ESD測(cè)試工程師而言可不是什么好消息。圖1顯示了置于場(chǎng)致CDM測(cè)試裝置上的8球柵(ball)芯片級(jí)封裝。必須接觸每個(gè)被測(cè)引腳的探針(的尺寸)占到整個(gè)集成電路尺寸的不小比例。顯而易見(jiàn)，移動(dòng)被測(cè)器件并不需要太多的探針接觸;只是要求反復(fù)調(diào)整器件的位置。

在場(chǎng)致CDM測(cè)試期間，按慣例要使用真空來(lái)固持(hold)被測(cè)器件(DUT)的位置。真空通常不能非常安全地固持極小的器件。此外，真空孔(的截面積)占到被測(cè)器件尺寸的不小比例，可能會(huì)影響器件應(yīng)力。當(dāng)真空孔尺寸超過(guò)被測(cè)器件面積的18%時(shí)，應(yīng)力的大小就開(kāi)始下降。圖2比較了置于真空孔與不置于真空孔上的器件在峰值電流或完整電荷(total charge)條件下測(cè)量得到的應(yīng)力大小。

在CDM測(cè)試期間使用真空來(lái)固持器件，由此帶來(lái)兩個(gè)問(wèn)題。首先，它不起作用，即便起作用，也會(huì)開(kāi)始影響測(cè)試結(jié)果。業(yè)界已經(jīng)嘗試使用兩種方法來(lái)改善小器件的可測(cè)試性——將小封裝貼在某類夾具(holder)上，或以支撐結(jié)構(gòu)或模板來(lái)固持器件的位置。

使用夾具固持小器件 [page]
已經(jīng)在三種條件下使用6 μSMD 裸片來(lái)進(jìn)行CDM測(cè)試：僅器件本身、器件貼裝在14DIP轉(zhuǎn)換板上，以及在36LLP替代板(Surrogate Board)上，如圖3所示。圖4顯示了這三種條件下以500 V電壓采用8 GHz示波器所獲得的CDM測(cè)試波形。這些結(jié)果顯示，貼裝在電路板上會(huì)增加施加給集成電路的應(yīng)力。36LLP替代板上應(yīng)力的增加頗為適度，可以視為易于操作性與更可靠測(cè)試結(jié)果之間的最佳折衷。貼裝在14DIP轉(zhuǎn)換板上的應(yīng)力增加更為嚴(yán)重，大概不是一個(gè)可接受的折衷辦法。好消息是36LLP替代板實(shí)際上比測(cè)試期間會(huì)移動(dòng)的14DIP轉(zhuǎn)換板更易于操作。

支持模板

第二種處理小型集成電路的方法是使用支持模板。業(yè)界存在關(guān)于支持模塊這種方法的顧慮：由于小器件周圍有介電常數(shù)較高的材料，介電的存會(huì)在多大程度上改變集成電路與場(chǎng)板(field plate)之間的電容?被測(cè)器件與場(chǎng)板之間的電容是被測(cè)器件上應(yīng)力大小的決定因素。圖5顯示了固定在CDM裝置中一個(gè)模板內(nèi)的6 μSMD封裝。此時(shí)被測(cè)器件位于絕緣體中精心加工的孔，而絕緣體位于CDM裝置使用真空的場(chǎng)板中。圖6顯示了6LLP封裝使用與不使用FR4支持模板時(shí)以8 GHz示波器捕獲的波形。此圖顯示這模板在測(cè)試條件下僅為集成電路增加極小的應(yīng)力。

結(jié)論

使用場(chǎng)致CDM方法來(lái)測(cè)試極小集成電路存在不少挑戰(zhàn)。將極小器件貼裝在電路板上能夠大幅改善測(cè)試的操作，但必須密切注意，使電路板不要太大，否則器件會(huì)遭受比沒(méi)有使用電路板來(lái)測(cè)試時(shí)嚴(yán)重得多的應(yīng)力。使用模板來(lái)在測(cè)試期間固持器件的位置所帶來(lái)的應(yīng)力增加極小。制造在測(cè)試期間能穩(wěn)固維持器件的模板將是一項(xiàng)挑戰(zhàn)。